從專利資訊看台積電的CPO矽光封裝技術路線

前一篇文章指出 AI 發展激發碳排量大增,其原因不但是因為 AI 伺服器採購量增加之外,AI伺服器機櫃耗電量也是一般伺服器機櫃耗電量的3-4倍,高達 40-60 千瓦。為了因應如此大的用電需求,亞馬遜公司(Amazon)甚至在今(2024)年3月斥資6.5億美元(約208億新台幣),買下了塔倫能源(Talen Energy)的資料中心園區,可取得由薩茲奎茲納核電廠(美國第六大核電廠)的直接供電。

為了持續提高AI運算的效率,降低功耗,日前台積電於北美技術論壇中宣布整合CoWoS(晶片上晶片堆疊)先進封裝技術與CPO(共同封裝光學)技術,也是一個從AI生態系統核心解決 AI 發展持續吃電同時又可以大幅提升效率的重要手段。

CoWoS(晶片上晶片堆疊)的技術半導體產業發展已經有一段時間,大家應該已有耳聞,但CPO是甚麼呢?

CPO(Co-Packaged Optics,共同封裝光學)是一種將電子積體電路(EIC)與光子積體電路(PIC)共同封裝在同一個載板上的技術。其主要目的是為了解決當今資料密集型網路中日益增長的頻寬密度、通訊延遲、銅線傳輸距離和能源效率等挑戰。CPO通過將通訊所需的關鍵元素(光學元件與電子元件)更緊密地結合在一起來實現這個目的。具體來說,CPO使用矽光子技術將光通訊元件與交換器晶片整合,共同封裝在光引擎模組中,並安裝在同一個插槽上(Socket),達到減少資料傳輸路徑的效果,在高速傳輸的情況下降低功耗與訊號延遲

台積電表示正在研發緊湊型通用光子引擎(COUPE™)技術,以支援AI熱潮帶來的數據傳輸爆炸性成長。COUPE使用SoIC-X晶片堆疊技術將電子裸晶堆疊在光子裸晶之上,相較於傳統的堆疊方式,能夠為裸晶對裸晶介面提供最低的電阻及更高的能源效率。台積公司預計於2025年完成支援小型插拔式連接器的COUPE驗證,接著於2026年整合CoWoS封裝成為共同封裝光學元件(Co-Packaged Optics, CPO),將光連結直接導入封裝中。

圖說 : US20150036970A1 圖示
圖說 : US9423578B2圖示, 用 incoPat超級附圖功能做技術特徵元件標示

新聚能團隊利用 incoPat 專利資料庫檢索 CPO 共同封裝光學的專利技術現狀,發現台積電早已在此技術領域開展布局,並且目前也是此領域的主要專利權人之一。例如早在2013年台積電就提出US9423578B2專利,提出使用光訊號代替電訊號進行資料傳輸,以解決在各種類型的IC中使用的電訊號也受到IC中的電容,電感或電阻引起的增加的延遲的影響。由於此技術提出的時間較早,目前也成為許多其他專利的前案。

圖說 : US9423578B2 專利引用分析圖

相關廠商若要進一步了解此參與技術發展的機會,自然需要提前研究技術路線,以避免侵害專利。而 incoPat 專利資料庫近期新增的技術路線圖功能,則是可以幫助使用者在時間軸脈絡之下,了解不同技術分類之間的專利引用關係,可幫助使用者快速尋找核心基礎專利技術。

圖說 : 用 incoPat 製作之台積電 CPO 專利技術路線圖

參考資料: